# JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月22日

願 番 Application Number:

特願2002-307570

[ST. 10/C]:

[JP2002-307570]

出 願 Applicant(s):

松下電器産業株式会社

2003年 8月12日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 5037540026

【提出日】 平成14年10月22日

【あて先】 特許庁長官 殿

【国際特許分類】 G06F 17/50

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 小川 修

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 服部 大

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 黒川 圭一

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 110000040

【氏名又は名称】 特許業務法人池内・佐藤アンドパートナーズ

【代表者】 池内 寛幸

【電話番号】 06-6135-6051

【手数料の表示】

【予納台帳番号】 139757

【納付金額】 21,000円

ページ: 2/E

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0108331

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 高位合成方法

#### 【特許請求の範囲】

【請求項1】 デジタル回路の機能的な動作を記述した入力ファイルと前記 デジタル回路の制約条件を記述した制約ファイルとに基づいてCDFG (Control Data Flow Graph)を生成するCDFG生成工程と、

前記CDFG生成工程によって生成された前記CDFGと前記制約ファイルに 記述された前記デジタル回路の制約条件とに基づいてFSM(Finite S tate Machine)を生成し、前記CDFGの各ノードを前記FSMの 各状態に割り当ててスケジューリングするスケジューリング工程と、

前記スケジューリング工程によってスケジューリングされた前記CDFGの各 ノードに対して、前記デジタル回路を構成するための資源のレイアウトを示す資 源レベルレイアウト情報に基づいて前記資源を割り当てて高位合成情報を生成す るアロケーション工程と、

前記アロケーション工程によって生成された前記高位合成情報を出力する出力 工程とを包含することを特徴とする高位合成方法。

【請求項2】 前記アロケーション工程は、前記スケジューリング工程によってスケジューリングされた前記CDFGの各ノードに対して前記資源を割り当てて初期高位合成情報を生成する初期アロケーション工程と、

前記初期アロケーション工程によって生成された前記初期高位合成情報に基づいて前記資源レベルレイアウト情報を生成する資源レベルレイアウト工程と、

前記初期アロケーション工程によって生成された前記初期高位合成情報と前記 資源レベルレイアウト工程によって生成された前記資源レベルレイアウト情報と に基づいて、前記CDFGの各ノードに対する前記資源の割り当てを変更した修 正高位合成情報を生成する再アロケーション工程と、

前記再アロケーション工程によって生成された前記修正高位合成情報に基づいて前記資源レベルレイアウト情報を微修正する資源レベルレイアウト微修正工程とを含んでおり、

所定の基準を満足するまで前記再アロケーション工程と前記資源レベルレイア

ウト微修正工程とを繰り返して実行する、請求項1記載の高位合成方法。

【請求項3】 前記高位合成情報および前記修正高位合成情報は、ハードウエア資源割り当て情報とハードウエア資源とのライフタイム情報とハードウェア情報とである、請求項2記載の高位合成方法。

【請求項4】 前記資源レベルレイアウト情報は、資源間結線距離情報である、請求項1記載の高位合成方法。

【請求項5】 前記資源レベルレイアウト情報は、資源間結線のレイアウト 領域内混雑度情報である、請求項1記載の高位合成方法。

【請求項6】 前記資源レベルレイアウト情報は、資源間結線距離情報と資源間結線のレイアウト領域内混雑度情報とからなる任意の関数で表現された、マクロ間結線情報である、請求項1記載の高位合成方法。

【請求項7】 前記資源レベルレイアウト情報は、レイアウト影響度を係数 として含んでいる、請求項1記載の高位合成方法。

【請求項8】 前記初期アロケーション工程は、可能な限りハードウエア資源を共有化しないように、前記CDFGの各ノードに対して前記資源を割り当て

前記再アロケーション工程は、別々に実現されたハードウエア資源を共有化するように、前記CDFGの各ノードに対する前記資源の割り当てを変更する、請求項2記載の高位合成方法。

【請求項9】 前記初期アロケーション工程は、可能な限りハードウエア資源を共有化するように、前記CDFGの各ノードに対して前記資源を割り当て、前記再アロケーション工程は、共有化されたハードウエア資源を別々にアロケ

ーションする、請求項2記載の高位合成方法。

【請求項10】 前記再アロケーション工程は、記憶資源のレイアウト領域 内配置分布ばらつきを計算し、前記レイアウト領域内配置分布ばらつきに基づい て、同期クロック回路の合成容易性を推定し、記憶資源共有化時には、合成容易 性が高い共有化を選択する、請求項2記載の高位合成方法。

【請求項11】 前記記憶資源のレイアウト領域内配置分布ばらつきは、レイアウト領域を複数の領域に分割した各領域内に属する記憶資源の数のばらつき

である、請求項10記載の高位合成方法。

【請求項12】 前記記憶資源のレイアウト領域内配置分布ばらつきは、レイアウト領域内を階層的に分割した各階層ごとに計算したばらつきの合計である、請求項10記載の高位合成方法。

【請求項13】 前記初期アロケーション工程は、可能な限りハードウエア 資源を共有化するように、前記CDFGの各ノードに対して前記資源を割り当て

前記再アロケーション工程は、共有化されたハードウエア資源を別々にアロケーションし、

前記アロケーション工程は、前記再アロケーション工程において分割されたハードウェア資源を、前記初期アロケーション工程において共有されなかったハードウェア資源と共有するアロケーション変更工程をさらに含んでいる、請求項2 記載の高位合成方法。

【請求項14】 前記資源レベルレイアウト情報は、レイアウト影響度をレイアウト影響係数として含んでおり、

前記レイアウト影響係数を段階的に修正しながら前記再アロケーション工程と 前記アロケーション変更工程とを繰り返して実行する、請求項2記載の高位合成 方法。

【請求項15】 前記出力工程は、前記資源レベルレイアウト微修正工程によって微修正された前記資源レベルレイアウト情報をさらに出力する、請求項1記載の高位合成方法。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、ディジタル回路の機能的な動作記述に基づいて、ディジタル回路を 構成するための高位合成情報を生成する高位合成方法に関し、特に、高位合成情報を生成するためのアロケーション方法に関する。

[0002]

#### 【従来の技術】

LSIを微細化するための技術が発展したことによって、1個のチップに集積することが可能なゲート数が格段に向上した。こうした大規模LSIを短期間に、かつ効率的に設計するために、近年、ハードウェアの機能的な動作記述に基づいてゲートレベル回路を生成するための高位合成技術が利用されるようになってきた。高位合成技術の詳細を記した文献としては、Daniel Gajski、Nikil Dutt、Allen Wu、Steve Lin、"HIGHーLEVEL SYNTHESIS Introduction to Chip and System Design"、Kluwer Academic Publishers、1992等がある。

## [0003]

図28は、従来の高位合成方法を示すフローチャートである。まず、CDFG 生成工程において、デジタル回路の機能的な動作を記述した入力ファイルとデジタル回路の制約条件を記述した制約ファイルとに基づいてCDFG(Control Data Flow Graph)を生成する(ステップS201)。そして、スケジューリング工程において、CDFG生成工程によって生成されたCDFGと制約ファイルに記述されたデジタル回路の制約条件とに基づいてFSM(Finite State Machine)を生成し、CDFGの各ノードをFSMの各状態に割り当ててスケジューリングする(ステップS202)。次に、アロケーション工程において、スケジューリング工程によってスケジューリングされたCDFGの各ノードに対して、デジタル回路を構成するための資源を割り当てて高位合成情報を生成する(ステップS91)。

#### $[0\ 0\ 0\ 4]$

その後、アロケーション工程によって生成された高位合成情報が、デジタル回路の制約条件を示す所定の基準を満たしているか否かを判断する(ステップS92)。高位合成情報が所定の基準を満たしていないと判断したときは(ステップS92においてNO)、ステップS201へ戻る。

#### $[0\ 0\ 0\ 5]$

高位合成情報が所定の基準を満たしていると判断したときは(ステップS92 においてYES)、論理合成工程において、アロケーション工程によって生成さ れた高位合成情報に論理合成処理を施す(ステップS93)。そして、論理合成 工程によって論理合成処理を施された高位合成情報が、デジタル回路の制約条件 を示す所定の基準を満たしているか否かを判断する(ステップS94)。高位合 成情報が所定の基準を満たしていないと判断したときは(ステップS94におい てNO)、ステップS201へ戻る。

# [0006]

高位合成情報が所定の基準を満たしていると判断したときは(ステップS94においてYES)、レイアウト工程において、論理合成工程によって論理合成処理を施された高位合成情報にレイアウト処理を施す(ステップS95)。次に、レイアウト工程によってレイアウト処理を施された高位合成情報が、デジタル回路の制約条件を示す所定の基準を満たしているか否かを判断する(ステップS96)。高位合成情報が所定の基準を満たしていないと判断したときは(ステップS96においてNO)、ステップS201へ戻る。高位合成情報が所定の基準を満たしていると判断したときは(ステップS96においてYES)、処理を終了する。

## [0007]

このように、高位合成から始まるLSIの設計フローにおいては、ハードウェアの動作記述を入力として、高位合成、論理合成、レイアウトと設計工程を進める。各工程において、設計制約を満たさなければ、最悪の場合は高位合成工程からやり直すことになる。

## [0008]

従来は、高位合成工程以降の下流工程からの手戻りロスを最小限に抑えるために、高位合成工程においては、レイアウト時に配線が混み合わないように、演算器資源および記憶資源を共有する最大数に制限を与えたり、演算器資源と記憶資源との間の接続数に制限を与えたりしていた(西尾、金子、田湯、"配線資源を考慮した高位合成"、Technical Report of IEICE、VLD98-147、pp. 49-56、1999-03)。

#### [0009]

また、レイアウト工程においても、回路性能に影響がある資源の間の結線につ

いては、その結線の長さが長くなり過ぎないように、あるいは、レイアウト領域 内における混雑度が高くならないように、配置するなど、各工程において別々に 対策を講じて、手戻りの最小化を図ってきた。

## [0010]

# 【発明が解決しようとする課題】

しかしながら、これはあくまでも経験的な観点から人間によって行われてきた対策であるため、高位合成工程とレイアウト工程との間の連携がなされていない。また、大規模LSIの開発においては、高位合成工程からレイアウト工程を完了するまでに数ヶ月を要するため、下流工程から上流工程へ後戻りする手戻りロスが発生すると、LSIを市場へ早期に投入することができない。

## $[0\ 0\ 1\ 1]$

従来の高位合成方法は、下流工程において発生する問題、特に、レイアウト工程において発生する問題を詳細に解析することなく、人間の経験的な判断によって作成された設計制約のみに基づいて回路を生成していた。そのため、性能や面積等に関する設計制約が厳しくない回路、開発期間に余裕がある回路、または、回路規模が小さく下流工程において人間で手修正が可能な回路など、高位合成系を適用する回路に使用制限を設ける必要があるという問題があった。

# $[0\ 0\ 1\ 2\ ]$

また、高位合成工程以降の下流工程において設計制約を満たさなかった場合に、下流工程からのフィードバック情報を高位合成方法に反映するためには、高位合成系の入力となるプログラムファイルおよび設計制約ファイルを修正しなければならないという問題があった。

## [0013]

本発明は係る問題を解決するためになされたものであり、その目的は、高位合成情報を生成するための時間を短縮することができる高位合成方法を提供することにある。

#### $[0\ 0\ 1\ 4]$

#### 【課題を解決するための手段】

係る目的を達成するために本発明に係る高位合成方法は、デジタル回路の機能

的な動作を記述した入力ファイルと前記デジタル回路の制約条件を記述した制約ファイルとに基づいてCDFG(Control Data Flow Graph)を生成するCDFG生成工程と、前記CDFG生成工程によって生成された前記CDFGと前記制約ファイルに記述された前記デジタル回路の制約条件とに基づいてFSM(Finite State Machine)を生成し、前記CDFGの各ノードを前記FSMの各状態に割り当ててスケジューリングするスケジューリング工程と、前記スケジューリング工程によってスケジューリングされた前記CDFGの各ノードに対して、前記デジタル回路を構成するための資源のレイアウトを示す資源レベルレイアウト情報に基づいて前記資源を割り当てて高位合成情報を生成するアロケーション工程と、前記アロケーション工程によって生成された前記高位合成情報を出力する出力工程とを包含することを特徴とする。

## [0015]

## 【発明の実施の形態】

本実施の形態に係る高位合成方法においては、スケジューリング工程によってスケジューリングされたCDFGの各ノードに対して、デジタル回路を構成するための資源のレイアウトを示す資源レベルレイアウト情報に基づいて資源を割り当てて高位合成情報を生成する。このため、レイアウト工程によって得られた資源レベルレイアウト情報を高位合成工程のアロケーションフェーズへフィードバックすることができる。従って、高位合成工程以降の下流工程において設計制約を満たさなかった場合に、高位合成工程における入力ファイルまたは制約ファイルを修正することなく、高位合成工程からレイアウト工程までを自動的に実行することができる。その結果、高位合成情報を生成するための時間を短縮することができる。

# [0016]

前記アロケーション工程は、前記スケジューリング工程によってスケジューリングされた前記CDFGの各ノードに対して前記資源を割り当てて初期高位合成情報を生成する初期アロケーション工程と、前記初期アロケーション工程によって生成された前記初期高位合成情報に基づいて前記資源レベルレイアウト情報を

生成する資源レベルレイアウト工程と、前記初期アロケーション工程によって生成された前記初期高位合成情報と前記資源レベルレイアウト工程によって生成された前記資源レベルレイアウト情報とに基づいて、前記CDFGの各ノードに対する前記資源の割り当てを変更した修正高位合成情報を生成する再アロケーション工程と、前記再アロケーション工程によって生成された前記修正高位合成情報に基づいて前記資源レベルレイアウト情報を微修正する資源レベルレイアウト微修正工程とを含んでおり、所定の基準を満足するまで前記再アロケーション工程と前記資源レベルレイアウト微修正工程とを繰り返して実行することが好ましい

## $[0\ 0\ 1\ 7]$

前記高位合成情報および前記修正高位合成情報は、ハードウエア資源割り当て情報とハードウエア資源とのライフタイム情報とハードウェア情報とであることが好ましい。

## [0018]

前記資源レベルレイアウト情報は、資源間結線距離情報であることが好ましい

#### $[0\ 0\ 1\ 9]$

前記資源レベルレイアウト情報は、資源間結線のレイアウト領域内混雑度情報 であることが好ましい。

#### [0020]

前記資源レベルレイアウト情報は、資源間結線距離情報と資源間結線のレイアウト領域内混雑度情報とからなる任意の関数で表現された、マクロ間結線情報であることが好ましい。

## [0021]

前記資源レベルレイアウト情報は、レイアウト影響度を係数として含んでいる ことが好ましい。

#### [0022]

前記初期アロケーション工程は、可能な限りハードウエア資源を共有化しないように、前記CDFGの各ノードに対して前記資源を割り当て、前記再アロケー

ション工程は、別々に実現されたハードウエア資源を共有化するように、前記C DFGの各ノードに対する前記資源の割り当てを変更することが好ましい。

## [0023]

前記初期アロケーション工程は、可能な限りハードウエア資源を共有化するように、前記CDFGの各ノードに対して前記資源を割り当て、前記再アロケーション工程は、共有化されたハードウエア資源を別々にアロケーションすることが好ましい。

# [0024]

前記再アロケーション工程は、記憶資源のレイアウト領域内配置分布ばらつきを計算し、前記レイアウト領域内配置分布ばらつきに基づいて、同期クロック回路の合成容易性を推定し、記憶資源共有化時には、合成容易性が高い共有化を選択することが好ましい。

#### [0025]

前記記憶資源のレイアウト領域内配置分布ばらつきは、レイアウト領域を複数の領域に分割した各領域内に属する記憶資源の数のばらつきであることが好ましい。

## [0026]

前記記憶資源のレイアウト領域内配置分布ばらつきは、レイアウト領域内を階層的に分割した各階層ごとに計算したばらつきの合計であることが好ましい。

## [0027]

前記初期アロケーション工程は、可能な限りハードウエア資源を共有化するように、前記CDFGの各ノードに対して前記資源を割り当て、前記再アロケーション工程は、共有化されたハードウエア資源を別々にアロケーションし、前記アロケーション工程は、前記再アロケーション工程において分割されたハードウェア資源を、前記初期アロケーション工程において共有されなかったハードウェア資源と共有するアロケーション変更工程をさらに含んでいることが好ましい。

#### [0028]

前記資源レベルレイアウト情報は、レイアウト影響度をレイアウト影響係数と して含んでおり、前記レイアウト影響係数を段階的に修正しながら前記再アロケ ーション工程と前記アロケーション変更工程とを繰り返して実行することが好ま しい。

#### [0029]

前記出力工程は、前記資源レベルレイアウト微修正工程によって微修正された 前記資源レベルレイアウト情報をさらに出力することが好ましい。

## [0030]

以下、図面を参照して本発明の実施の形態を説明する。

## [0031]

(実施の形態1)

図1は、実施の形態1に係る高位合成方法を示すフローチャートである。まず、CDFG生成工程において、デジタル回路の機能的な動作を記述した入力ファイルとデジタル回路の制約条件を記述した制約ファイルとに基づいてCDFG(Control Data Flow Graph)を生成する(ステップS201)。

## [0032]

図2は、デジタル回路の機能的な動作を記述した入力ファイルの一例を示す図である。図2に示す入力ファイルの一例においては、デジタル回路の機能的な動作がC言語に従って記述されている。制約ファイルには、動作速度、消費電力等の回路性能制約条件、あるいは回路面積に対する制約条件が記述されている。

#### [0033]

図3は、実施の形態1に係る高位合成方法におけるCDFG生成工程によって生成されるCDFGを示す図である。実線の矢印はデータの流れを示しており、破線の矢印は制御の流れを示している。CDFG生成工程においては、入力ファイルと制約ファイルとの字句解析、構文解析、意味解析をこの順番に実行し、図3に示すCDFGを生成する。

#### [0034]

そして、スケジューリング工程において、CDFG生成工程によって生成されたCDFGと制約ファイルに記述されたデジタル回路の制約条件とに基づいてFSM(Finite State Machine)を生成し、CDFGの各ノ

ードをFSMの各状態に割り当ててスケジューリングする(ステップS202)

## [0035]

図4は、スケジューリング工程によってFSMの各状態に割り当てられたCDFGの各ノードを示す図である。図4に示す例では、CDFGのノード+1、ノードm1、ノード+2、ノード+3およびノードm2がFSMの状態S1に割り当てられている。CDFGのノード+4およびノードm3は、FSMの状態S2に割り当てられている。CDFGのノード\*1およびノードm4は、FSMの状態S3に割り当てられている。

## [0036]

次に、初期共有化アロケーション工程において、スケジューリング工程によってスケジューリングされたCDFGの各ノードに対して、デジタル回路を構成するための演算器資源または記憶資源を可能な限り共有するように、演算器資源または記憶資源を割り当てて初期高位合成情報を生成する(ステップS203)。

# [0037]

図5は初期共有化アロケーション工程によって資源を割り当てられたCDFGの各ノードを示す図であり、図6は初期共有化アロケーション工程によって生成された初期高位合成情報を示す図である。デジタル回路を構成するための資源701は、記憶資源レジスタreg1およびreg2と加算器add1、add2およびadd3と乗算器mult1と2入力1出力のマルチプレクサ2-1MUX1、2-1MUX2、2-1MUX3、2-1MUX4および2-1MUX5とを含んでいる。

# [0038]

図5および図6に示す例では、FSMの状態S1に割り当てられたノードm1とFSMの状態S2に割り当てられたノードm3とFSMの状態S3に割り当てられたノードm4とに、レジスタreg1が共通に割り当てられている。FSMの状態S1に割り当てられたノードm2には、レジスタreg2が割り当てられている。FSMの状態S1に割り当てられたノード+1とFSMの状態S2に割り当てられたノード+4とには、加算器add1が共通に割り当てられている。

## [0039]

FSMの状態S1に割り当てられたノード+2には加算器add2が割り当てられており、FSMの状態S1に割り当てられたノード+3には加算器add3が割り当てられており、FSMの状態S3に割り当てられたノード\*1には乗算器mult1が割り当てられている。

## [0040]

FSMの状態S1に割り当てられたエッジadd2\_reg2およびエッジadd3 $\_reg2$ はともに資源 reg2への同一ポートへの入力となるため、マルチプレクサ2-1 MU X 1 を挿入して資源 reg2への入力が制御されている。FSMの状態S1に割り当てられた入力エッジin1とFSMの状態S2に割り当てられたエッジ reg1 a d d 1 とには、同様にマルチプレクサ2-1 MU X 2 が共通に挿入されている。

# [0041]

FSMの状態S3に割り当てられたエッジ $reg2\_mux4$ およびノードin6には、同様にマルチプレクサ2-1MUX4が共通に挿入されている。FSMの状態S1に割り当てられたエッジ $add1\_reg1$ とFSMの状態S2に割り当てられたエッジ $mult1\_reg1$ とには、同様にマルチプレクサ2-1MUX5が共通に挿入されている。

#### [0042]

その後、資源レベルレイアウト工程において、初期共有化アロケーション工程によって生成された初期高位合成情報に基づいて資源レベルレイアウト情報を生成する(ステップS204)。

#### [0043]

図7は、初期共有化アロケーション工程によって生成された初期高位合成情報に基づいて資源レベルにおいてレイアウトされたデジタル回路を示す図である。 CDFGの各ノードは、可能な限り資源を共有するようにレイアウトされている。破線によって囲まれた領域R1~領域R6は、配線混雑度を推定する際に用いるレイアウト部分領域である。図7に示す例では、デジタル回路を6分割した例を示している。

## [0044]

図8は、資源レベルレイアウト工程によって生成された資源レベルレイアウト情報を示す図である。各欄にそれぞれ記載された数値は、各資源の間の結線の長さを示す資源間結線距離情報を示している。例えば、記憶資源レジスタreg1とマルチプレクサ2-1MUX2との間の資源間結線距離情報は「8」となっており、記憶資源レジスタreg1とマルチプレクサ2-1MUX5との間の資源間結線距離情報は「1」となっている。

## [0045]

図9は、資源レベルレイアウト工程によって生成された他の資源レベルレイアウト情報を示す図である。図9には、レイアウト部分領域R1、R2、R3、R4、R5およびR6における配線の混雑の度合いを示す配線混雑度情報が示されている。配線混雑度情報は、各レイアウト部分領域R1、R2、R3、R4、R5およびR6内に存在する配線の本数によって表されている。図9に示す例では、レイアウト部分領域R1においては配線混雑度情報が「9」になっており、レイアウト部分領域R2においては配線混雑度情報が「6」になっており、レイアウト部分領域R3においては配線混雑度情報が「6」になっており、レイアウト部分領域R5においては配線混雑度情報が「4」になっており、レイアウト部分領域R5においては配線混雑度情報が「4」になっており、レイアウト部分領域R6においては配線混雑度情報が「6」になっており、レイアウト部分領域R6においては配線混雑度情報が「2」になっている。なお、配線混雑度情報は、配線可能な配線層数を考慮したり、水平垂直成分で別々に評価したりすることで、より実際のレイアウトを反映した複雑な表現方法を用いることもできる。

#### [0046]

そして、資源レベルレイアウト工程によって生成された資源レベルレイアウト情報が、制約ファイルに記述されたデジタル回路の制約条件を示す所定の基準を満たしているか否かを判断する(ステップS205)。資源レベルレイアウト情報が所定の基準を満たしていると判断したときは(ステップS205においてYES)、処理を終了する。

#### [0047]

資源レベルレイアウト情報が所定の基準を満たしていないと判断したときは(

ステップS205においてNO)、資源分割化アロケーション工程において、初期共有化アロケーション工程によって生成された初期高位合成情報と資源レベルレイアウト工程によって生成された資源レベルレイアウト情報とに基づいて、CDFGの各ノードに対する資源の割り当てを変更した修正高位合成情報を生成する(ステップS206)。

# [0048]

資源分割化アロケーション工程(ステップS206)においては、初期高位合成情報と資源レベルレイアウト情報とに基づいて、資源を共有することにより資源間結線距離が長くなり、あるいは、レイアウト領域内配線混雑度が高くなるために設計制約を満たさない原因となっている共有化された資源を抽出し、CDFGの各ノードを別々の資源に割り当てるように資源割り当てを変更する。

## [0049]

図7に示す例では、記憶資源レジスタreglから出力されたデータが、マルチプレクサMUX2を経由して加算器addlによって演算され、マルチプレクサMUX5を経由して再び記憶資源レジスタreglに格納される。資源間結線情報から得られたマルチプレクサMUX2と記憶資源レジスタreglとの間の結線距離801が長いために、動作速度あるいは消費電力などの回路性能が満たすことができない。

#### [0050]

記憶資源レジスタreglは、CDFGのノードm1、ノードm3およびノードm4によって共有されている。このように資源を共有化すると、接続先の資源からの距離が遠くなったり、また、各資源の間を接続する結線が集中して配置されるために、レイアウト領域内混雑度が高くなってしまうおそれがある。

#### $[0\ 0\ 5\ 1]$

図10は資源分割化アロケーション工程によって資源の割り当てを変更された CDFGの各ノードを示す図であり、図11は資源分割化アロケーション工程に よって生成された修正高位合成情報を示す図である。図5および図6をそれぞれ 参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。 従って、これらの構成要素の詳細な説明は省略する。

## [0052]

前述した図5および図6と異なる点は、FSMの状態S1に割り当てられたノードm1とFSMの状態S2に割り当てられたノードm3とがレジスタreg1に共通に割り当てられており、FSMの状態S3に割り当てられたノードm4はレジスタreg3に割り当てられている点である。このように、FSMの状態S1に割り当てられたノードm1とFSMの状態S2に割り当てられたノードm3とFSMの状態S3に割り当てられたノードm4との3個のノードに共通に割り当てられていたレジスタreg1は、FSMの状態S1のノードm1とFSMの状態S2のノードm3との2個のノードに共通に割り当てられたレジスタreg1とFSMの状態S3のノードm4に割り当てられたレジスタreg3とに分割されている。

## [0053]

次に、資源レベルレイアウト微修正工程において、資源分割化アロケーション 工程(ステップS206)によって生成された修正高位合成情報に基づいて資源 レベルレイアウト情報を微修正する(ステップS207)。

#### $[0\ 0\ 5\ 4]$

図12は、資源レベルレイアウト微修正工程によってレイアウトを微修正されたデジタル回路を示す図である。修正高位合成情報に基づいて記憶資源レジスタ reglのレイアウトを微修正した結果、マルチプレクサMUX2と記憶資源レジスタ reglとの間の結線距離1201は、レイアウトを微修正する前のマルチプレクサMUX2と記憶資源レジスタ reglとの間の結線距離801よりも短くなっている。

## [0055]

その後、ステップS205へ戻る。このようにして、所定の基準を満足するまで資源分割化アロケーション工程と資源レベルレイアウト微修正工程とを繰り返して実行する。

## [0056]

以上のように実施の形態1によれば、スケジューリング工程(ステップS20 1)によってスケジューリングされたCDFGの各ノードに対して、デジタル回 路を構成するための資源のレイアウトを示す資源レベルレイアウト情報に基づいて資源を割り当てて修正高位合成情報を生成する。このため、資源レベルレイアウト工程(ステップS204)によって得られた資源レベルレイアウト情報を高位合成工程のアロケーションフェーズへフィードバックすることができる。従って、高位合成工程以降の下流工程において設計制約を満たさなかった場合に、高位合成工程における入力ファイルまたは制約ファイルを修正することなく、高位合成工程からレイアウト工程までを自動的に実行することができる。その結果、高位合成情報を生成するための時間を短縮することができる。

## [0057]

図13は実施の形態1に係る高位合成方法における資源分割化アロケーション工程によって生成された他の修正高位合成情報を示す図であり、図14は資源レベルレイアウト微修正工程によってレイアウトを微修正された他のデジタル回路を示す図である。前述した図10、図11および図12に示す例では、設計制約として回路性能を取り上げて説明したが、本発明はこれに限定されない。混雑度情報を用いて回路面積を評価することもできる。その場合、図7に示すように、マルチプレクサMUX2とレジスタreg1との間の配線が長いために、領域R1内における配線混雑度が高くなる結果、回路面積が増大することになる。

## [0058]

そこで、資源分割化アロケーション工程(ステップS206)において、ノード+1とノード+4とで共有化されている演算器addlを分割するようにし、 先の説明と同様にして、図13に示すようにCDFGを再生成し、そして、図14に示すようにレイアウトを微修正すればよい。

#### [0059]

また、回路性能と回路面積を同時に評価して、両方の処理、あるいは、優先度 を設けてどちらか一方の処理を行うと、回路性能と回路面積の両方を最適にする ことができる。あるいは、トレードオフによる最適化を実施することが可能とな る。

#### [0060]

さらに、資源レベルレイアウト情報にマージンを付加することによって資源レ

ベルレイアウト情報の値を大きくしたり、逆に値を小さくしたりして資源レベルレイアウト情報の値を変更できるようにすると、実際のレイアウト設計における制約を満たしたレイアウトの実現性の容易性を変更することもできる。具体的には、レイアウト影響度を表すレイアウト影響係数を設定し、設定したレイアウト影響係数の値を資源レベルレイアウト情報の値に乗算すればよい。

## [0061]

以上説明したように、実施形態1によれば、まず、可能な限り資源を共有するように高位合成されたCDFGをレイアウトする。そして、それを初期解として、資源レベルレイアウト情報の資源間結線距離が長く、あるいは、マクロ領域内配線混雑度が高く設計制約を満たさない原因となっている共有された資源を別々の資源に再アロケーションして、レイアウト微修正を行う。設計制約を満たすまでこれを繰り返すことにより、資源レベルのレイアウト結果に基づいて、高位レベルにおいて回路を生成することができるので、レイアウト後に設計制約に違反しない範囲において最適な資源共有化を図ることができる。

## [0062]

(実施の形態2)

図15は、実施の形態2に係る高位合成方法を示すフローチャートである。CDFG生成工程(ステップS1501)およびスケジューリング工程(ステップS1502)は、実施の形態1において図1を参照して前述したCDFG生成工程(ステップS201)およびスケジューリング工程(ステップS202)とそれぞれ同一である。従って、これらの工程の説明は省略する。

#### [0063]

初期非共有化アロケーション工程(ステップS1503)においては、可能な限りハードウエア資源を共有化しないように、CDFGの各ノードに対して演算器資源または記憶資源を割り当てて、初期高位合成情報を生成する。

#### $[0\ 0\ 6\ 4\ ]$

図16は初期非共有化アロケーション工程によって資源を割り当てられたCD FGの各ノードを示す図であり、図17は初期非共有化アロケーション工程によって生成された初期高位合成情報を示す図である。

## [0065]

図16および図17に示す例では、FSMの状態S1に割り当てられたノードm1に、レジスタreg1が割り当てられている。FSMの状態S1に割り当てられたノードm2には、レジスタreg2が割り当てられている。FSMの状態S2に割り当てられたノードm3には、レジスタreg3が割り当てられている。FSMの状態S3に割り当てられたノードm4には、レジスタreg4が割り当てられている。

# [0066]

FSMの状態S1に割り当てられたノード+1には、加算器add1が割り当てられている。FSMの状態S1に割り当てられたノード+2には加算器add2が割り当てられており、FSMの状態S1に割り当てられたノード+3には加算器add3が割り当てられている。FSMの状態S2に割り当てられたノード+4には、加算器add4が割り当てられている。FSMの状態S3に割り当てられたノード\*1には、乗算器mult1が割り当てられている。

# [0067]

FSMの状態S1に割り当てられたエッジadd2 $\_$ reg2およびエッジadd3 $\_$ reg2には、マルチプレクサ2-1MUX1が共通に割り当てられている。FSMの状態S3に割り当てられたエッジreg2 $\_$ mux4とFSMの状態S3に割り当てられたノードin6とには、マルチプレクサ2-1MUX2が共通に割り当てられている。

#### [0068]

このように、初期非共有化アロケーション工程においては、可能な限りハードウエア資源を共有化しないようにCDFGの各ノードに対して演算器資源または記憶資源を割り当てている。

#### [0069]

そして、資源レベルレイアウト工程において、初期非共有化アロケーション工程によって生成された初期高位合成情報に基づいて資源レベルレイアウト情報を生成する(ステップS1504)。

## [0070]

図18は、初期非共有化アロケーション工程によって生成された初期高位合成情報に基づいてレイアウトされたデジタル回路を示す図である。CDFGの各ノードは、可能な限り資源を共有しないようにレイアウトされている。破線によって囲まれた領域R1~領域R6は、配線混雑度を推定する際に用いるレイアウト部分領域である。図18に示す例では、デジタル回路を6分割した例を示している。

## [0071]

図19は、資源レベルレイアウト工程によって生成された資源レベルレイアウト情報を示す図である。各欄にそれぞれ記載された数値は、各資源の間の結線の長さを示す資源間結線距離情報を示している。例えば、記憶資源レジスタreg1と記憶資源レジスタreg2との間の資源間結線距離情報は「4」となっており、記憶資源レジスタreg2と記憶資源レジスタreg3との間の資源間結線距離情報は「1」となっている。

## [0072]

図20は、資源レベルレイアウト工程によって生成された他の資源レベルレイアウト情報を示す図である。図20には、レイアウト部分領域R1、R2、R3、R4、R5およびR6における配線の混雑の度合いを示す配線混雑度情報が示されている。配線混雑度情報は、各レイアウト部分領域R1、R2、R3、R4、R5およびR6内に存在する配線の本数によって表されている。図20に示す例では、レイアウト部分領域R1においては配線混雑度情報が「7」になっており、レイアウト部分領域R2においては配線混雑度情報が「7」になっており、レイアウト部分領域R3においては配線混雑度情報が「6」になっている。レイアウト部分領域R4においては配線混雑度情報が「1」になっており、レイアウト部分領域R5においては配線混雑度情報が「3」になっており、レイアウト部分領域R5においては配線混雑度情報が「3」になっており、レイアウト部分領域R6においては配線混雑度情報が「2」になっている。

## [0073]

そして、資源レベルレイアウト工程によって生成された資源レベルレイアウト情報が、制約ファイルに記述されたデジタル回路の制約条件を示す所定の基準を満たしているか否かを判断する(ステップS1505)。資源レベルレイアウト

情報が所定の基準を満たしていると判断したときは(ステップS1505においてYES)、処理を終了する。

#### [0074]

資源レベルレイアウト情報が所定の基準を満たしていないと判断したときは(ステップS1505においてNO)、資源共有化アロケーション工程において、初期非共有化アロケーション工程によって生成された初期高位合成情報と資源レベルレイアウト工程によって生成された資源レベルレイアウト情報とに基づいて、CDFGの各ノードに対する資源の割り当てを変更した修正高位合成情報を生成する(ステップS1506)。

#### [0075]

資源共有化アロケーション工程(ステップS1506)では、初期非共有化アロケーション工程(ステップS1503)によって生成された初期高位合成情報と資源レベルレイアウト工程(ステップS1504)によって生成された資源レベルレイアウト情報とに基づいて資源を共有化する。資源を共有化することにより資源間結線距離が長くなったりレイアウト領域内混雑度が高くなったりするため、ここでは、設計制約を満たす範囲において共有化することができる資源を抽出し、抽出した資源を共有化するように資源割り当てを変更する。

# [0076]

図18に示す例では、図17に示す初期高位合成情報から、記憶資源 reg1または記憶資源 reg2はreg3と共有化することができる。また、図19に示す資源間結線距離情報から、共有化候補の記憶資源 reg2と記憶資源 reg3との間の結線距離1801の方が記憶資源 reg1と記憶資源 reg2との間の結線距離1802よりも短い。記憶資源 reg2が記憶するデータが出力されるマルチプレクサ2-1MUX1と記憶資源 reg3が記憶するデータが出力される加算器add4との間の結線距離1803と、記憶資源 reg1が記憶するデータが出力される加算器add1とマルチプレクサ2-1MUX1との間の結線距離1804とは同じである。図20に示すレイアウト領域内混雑度情報から、記憶資源 reg1が属するレイアウト部分領域R1の混雑度と記憶資源 reg2および記憶資源 reg3が属するレイアウト部分領域R2の混雑度も同じであ

る。距離が遠い資源を共有すると、結線距離が長くなってしまうため、資源共有 化アロケーション工程においては記憶資源 r e g 2 と記憶資源 r e g 3 とを共有 化するようにする。

## [0077]

図21は資源共有化アロケーション工程によって資源の割り当てを変更された CDFGの各ノードを示す図であり、図22は資源共有化アロケーション工程に よって生成された修正高位合成情報を示す図である。

## [0078]

記憶資源 r e g 2 に割り当てられていたCDFGのノードm 2 と記憶資源 r e g 3 に割り当てられていたCDFGのノードm 3 とは、1 個の記憶資源 r e g 3 に共通に割り当てられている。

#### [0079]

次に、資源レベルレイアウト微修正工程(ステップS1507)に進み、資源 共有化アロケーションを実施した後のCDFGを解析して、レイアウトを微修正 する。

#### [0080]

図23は、資源レベルレイアウト微修正工程によってレイアウトを微修正されたデジタル回路を示す図である。この資源共有化アロケーション工程(ステップ S1506)と資源レベルレイアウト微修正工程(ステップ S1507)との一連の処理を、設計制約を満たす限り繰り返す。

## [0081]

以上のように実施の形態2によれば、まず、可能な限り資源を共有しないように高位合成されたCDFGをレイアウトする。そして、それを初期解として、資源間結線距離とレイアウト領域内配線混雑度とが悪化しても設計制約を満たす範囲に収まる程度に共有化することが可能な資源を抽出し、抽出した資源を共有化するように再アロケーションして、レイアウトを微修正する。設計制約を満たす範囲においてこれを繰り返すことにより、資源レベルのレイアウト結果に基づき、高位レベルで回路生成することができるので、レイアウト後に設計制約に違反しない範囲において最適な資源共有化を図ることができる。

## [0082]

なお、前述した実施の形態 2 においては、説明を簡単にするために、 2 個の共有化可能な資源に着目して共有化する例を説明したが、本発明はこれに限定されない。 3 個以上の資源を同時に評価して、共有化することもできる。

# [0083]

次に、実施の形態2の変形例を説明する。図24は、実施の形態2に係る高位合成方法における同期方式クロック回路の合成容易性の推定方法を説明するための図である。実施の形態2の変形例が前述した実施の形態2と異なる点は、資源共有化アロケーション工程(ステップS1506)が、設計制約を満たすように資源を共有化する際に、全記憶資源の配置に基づいて同期方式クロック回路の合成容易性を推定する推定工程を含んでいる点である。

#### [0084]

高位合成工程の後に実行されるレイアウト合成工程においては、各記憶資源に供給されるクロック信号がすべて同時刻に記憶資源へ到達するようにクロック回路が合成される。合成される同期方式クロック回路の規模は、記憶資源が配置される位置の分布状況に依存している。このため、記憶資源を共有化する際には記憶資源が配置される全体の分布を考慮することが重要である。

#### [0085]


本明細書において「合成容易性」とは、回路を合成する容易性を意味し、合成される回路の規模が小さければ小さいほど回路の合成は容易になる。

#### [0086]

実施の形態2の変形例においては、記憶資源の配置に粗密があればあるほど、 合成される回路の規模が増大することを利用して、同期資源の配置分布を可能な 限り均一にする。

#### [0087]

図24は、実施の形態2の変形例に係る高位合成方法における同期方式クロック回路の合成容易性の推定方法を説明するための図である。図24に示す例では、レイアウト領域は4行×4列の16個の領域に分割されている。図24において黒丸は、記憶資源を示している。記憶資源R1は、前述した実施の形態2の条



# [0088]

各分割領域内にそれぞれ配置された記憶資源の数に基づいて、分割領域内の記憶資源の数の分散を計算する。初期状態においては分散値は0.33となり、記憶資源R1と記憶資源R2とを共有すると分散値は0.27となり、記憶資源R1と記憶資源R3とを共有すると分散値は0.53となる。この場合、分散値がより小さく、配置位置のばらつきがより少なくなるように、記憶資源R1と記憶資源R2とを共有する。

## [0089]

レイアウト領域が広いときは、段階的に分散を計算することによって、推定精度を高めることができる。図24に示す例では、まず、実線によって区切られた領域(第1階層)ごとに分散を計算する。次に、破線によって区切られた領域(第2階層)に関して第1階層ごとに分散を計算する。その後、前述した総計5個の分散値の和に基づいて合成容易性を推定する。この場合、初期状態においては分散値は1.83となり、記憶資源R1と記憶資源R2とを共有すると分散値は1.83となり、記憶資源R1と記憶資源R3とを共有すると分散値は3.16となる。

## [0090]

以上のように実施の形態2の変形例によれば、記憶資源の配置分布を可能な限り均一にすることができる。このため、合成される同期方式クロック回路の規模が増大することを抑制することができる。その結果、クロック回路が消費する電力量を低減することができる。

#### [0091]

## (実施の形態3)

図25は、実施の形態3に係る高位合成方法を示すフローチャートである。図 1および図15を参照して前述した高位合成方法を示すフローチャートの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

# [0092]

CDF G生成工程(ステップS 2 0 1)~資源レベルレイアウト微修正工程(ステップS 2 0 7)は、図1を参照して前述した実施の形態 1 における同工程と同一である。資源共有化アロケーション工程(ステップS 1 5 0 6)および資源レベルレイアウト微修正工程(ステップS 1 5 0 7)は、図1 5 を参照して前述した実施の形態 2 における同工程と同一である。

## [0093]

資源レベルレイアウト情報が所定の基準を満たしていると判断したときは(ステップS205においてYES)、高位合成情報に基づいて共有することができる資源であって、かつ、未だ共有されていないハードウェア資源間の組み合わせが存在しないか否かを判断する(ステップS2301)。

## [0094]

高位合成情報に基づいて共有することができる資源であって、かつ、未だ共有されていないハードウェア資源間の組み合わせが存在すると判断されたときは(ステップS2301においてNO)、その資源を共有化することによって、資源間結線距離が長くなり、またはレイアウト領域内混雑度が高くなっても設計制約を満たす範囲において共有化することができる資源の組み合わせを抽出し、資源を共有化することができるように資源割り当てを変更する。

## [0095]

実施の形態3においては、図11に示す修正高位合成情報から、共有することができる資源であって、かつ未だ共有されていないハードウェア資源間の組み合わせである、記憶資源 r e g 2 に割り当てられたノードm2と、資源分割化アロケーション工程(ステップS206)によって資源分割され記憶資源 r e g 3 に割り当てられたノードm4とを共有の候補として選択する。また、資源レベルレイアウト情報に基づいて、記憶資源 r e g 2 と記憶資源 r e g 3 とが近距離にあるので、共有化しても資源間結線距離とレイアウト領域内混雑度とに関して設計制約に違反することがないと判断することができる。次に、前述した資源共有化アロケーション工程(ステップS1506)へ進む。

#### [0096]

図26は、実施の形態3に係る高位合成方法における資源レベルレイアウト微修正工程によってレイアウトを微修正されたデジタル回路を示す図である。図26には、図12に示すデジタル回路に対して、資源共有化アロケーション工程(ステップS1506)において、ノードm2とノードm4とを記憶資源reg3に割り当てるように資源の割り当てを変更し、資源レベルレイアウト微修正工程(ステップS1507)によってレイアウトを微修正した結果が示されている。このような資源共有化アロケーション工程の処理を設計制約を満たすまで繰り返す。

## [0097]

以上のように実施の形態3によれば、まず、実施の形態1を実施した後に、別々の資源に再アロケーションされた資源に関して、初期解には存在しなかった組み合わせの資源を可能な限り共有することによって、資源レベルのレイアウト結果に基づいて高位レベルにおいて回路生成をすることができる。このため、レイアウトした後において設計制約に違反しない範囲において最適な資源の共有化を図ることができる。

#### [0098]

(実施の形態4)

図27は、実施の形態4に係る高位合成方法を示すフローチャートである。図 1、図15および図25を参照して前述した高位合成方法を示すフローチャート の構成要素と同一の構成要素には同一の参照符号を付している。従って、これら の構成要素の詳細な説明は省略する。

#### [0099]

CDFG生成工程(ステップS201)~資源レベルレイアウト微修正工程(ステップS207)は、図1を参照して前述した実施の形態1における同工程と同一である。資源共有化アロケーション工程(ステップS1506)および資源レベルレイアウト微修正工程(ステップS1507)は、図15を参照して前述した実施の形態2における同工程と同一である。高位合成情報に基づいて共有することができる資源であって、かつ、未だ共有されていないハードウェア資源間の組み合わせが存在しないか否かを判断する工程(ステップS2301)は、図

25を参照して前述した実施の形態3における同工程と同一である。

#### [0100]

初期レイアウト影響係数設定工程(ステップS2501)において、資源レベルレイアウト情報の影響度を表す初期レイアウト影響係数として、本来設定したい目標レイアウト影響係数よりも小さい値を設定する。例えば、判定工程(ステップS205)において資源間結線距離情報の値をそのまま使用する場合は、目標レイアウト影響係数が1.0となり、初期レイアウト影響係数は1.0よりも小さい値が設定される。資源レベルレイアウト情報は、1.0よりも小さい値を乗じた値に更新される。

#### $[0\ 1\ 0\ 1\ ]$

次に、初期レイアウト影響係数が考慮された資源レベルレイアウト情報に基づいて、判定工程(ステップS205)によって基準が満たされていると判断されるまで資源分割化アロケーション工程(ステップS206)と資源レベルレイアウト微修正工程(ステップS207)とを繰り返す。判定工程(ステップS205)によって基準が満たされていると判断されたときの資源レベルレイアウト情報の結果は、初期レイアウト影響係数を満たした場合の結果であるため、未だ本来のレイアウト影響度を考慮した制約を満たしていないけれども、制約に大きく違反した重大なエラーを取り除くことができる。

# [0102]

その後、前述した実施の形態3と同様に、判定工程(ステップS2301)において、高位合成情報に基づいて、共有可能な資源であって、且つ未だ共有化されていないハードウェア資源間の組み合わせが存在するか否かを判断する。ハードウェア資源間の組み合わせが存在すると判断したときは、その資源を共有化することによって、資源間結線距離が長くなり、またはレイアウト領域内混雑度が高くなっても設計制約を満たす範囲において共有化することのできる資源の組み合わせを抽出する(ステップS2301においてNO)。

#### [0103]

そして、資源共有化アロケーション工程(ステップS1506)において、資源を共有化するように資源割り当てを変更する。次に、資源レベルレイアウト微

修正工程(ステップS1507)においてレイアウトを微修正する。

## [0104]

共有可能な資源であって、且つ未だ共有化されていないハードウェア資源間の組み合わせが存在しないと判断したときは(ステップS2301においてYES)、レイアウト影響係数判定工程(ステップS2502)において、現在のレイアウト影響係数が、最終的に与えるべき目標レイアウト影響係数であるか否かを判断する。現在のレイアウト影響係数が、最終的に与えるべき目標レイアウト影響係数であると判断したときは(ステップS2502においてYES)、高位合成処理を終了する。

#### [0105]

現在のレイアウト影響係数が、最終的に与えるべき目標レイアウト影響係数でないと判断したときは(ステップS2502においてNO)、レイアウト影響係数修正工程(ステップS2503)において、現在のレイアウト影響係数が目標レイアウト影響係数に近づくように現在のレイアウト影響係数を修正する。そして、ステップS205へ戻る。

## [0106]

このように、ステップS205からステップS2503までの処理をレイアウト影響係数が目標レイアウト影響係数になるまで繰り返す。緩和されたレイアウト情報から順番に処理を進めることによって、1回の処理において制約に違反する資源割り当てを探索する空間を削減することができる。このため、高位合成処理を効率化することができる。また、レイアウト影響係数を変更しながら資源の割り当て処理を繰り返すため、初期解に対する依存の影響が前述した実施の形態3よりも小さい解空間の検索が可能になる。

#### [0107]

#### 【発明の効果】

以上のように本発明によれば、高位合成情報を生成するための時間を短縮する ことができる高位合成方法を提供することができる。

#### 【図面の簡単な説明】

## 【図1】

実施の形態1に係る高位合成方法を示すフローチャート

## 【図2】

デジタル回路の機能的な動作を記述した入力ファイルの一例を示す図

## 【図3】

実施の形態1に係る高位合成方法におけるCDFG生成工程によって生成されるCDFGを示す図

## 図4

実施の形態1に係る高位合成方法におけるスケジューリング工程によってFS Mの各状態に割り当てられたCDFGの各ノードを示す図

## 【図5】

実施の形態1に係る高位合成方法における初期共有化アロケーション工程によって資源を割り当てられたCDFGの各ノードを示す図

#### 【図6】

実施の形態 1 に係る高位合成方法における初期共有化アロケーション工程によって生成された初期高位合成情報を示す図

#### 【図7】

実施の形態1に係る高位合成方法における初期共有化アロケーション工程によって生成された初期高位合成情報に基づいてレイアウトされたデジタル回路を示す図

#### 図8

実施の形態1に係る高位合成方法における資源レベルレイアウト工程によって 生成された資源レベルレイアウト情報を示す図

# 図9】

実施の形態1に係る高位合成方法における資源レベルレイアウト工程によって 生成された他の資源レベルレイアウト情報を示す図

#### 【図10】

実施の形態1に係る高位合成方法における資源分割化アロケーション工程によって資源の割り当てを変更されたCDFGの各ノードを示す図

#### 【図11】

実施の形態1に係る高位合成方法における資源分割化アロケーション工程によって生成された修正高位合成情報を示す図

#### 【図12】

実施の形態 1 に係る高位合成方法における資源レベルレイアウト微修正工程に よってレイアウトを微修正されたデジタル回路を示す図

## 【図13】

実施の形態1に係る高位合成方法における資源分割化アロケーション工程によって生成された他の修正高位合成情報を示す図

## 【図14】

実施の形態1に係る高位合成方法における資源レベルレイアウト微修正工程に よってレイアウトを微修正された他のデジタル回路を示す図

#### 【図15】

実施の形態2に係る高位合成方法を示すフローチャート

## 【図16】

実施の形態 2 に係る高位合成方法における初期非共有化アロケーション工程によって資源を割り当てられた CDFGの各ノードを示す図

#### 【図17】

実施の形態 2 に係る高位合成方法における初期非共有化アロケーション工程によって生成された初期高位合成情報を示す図

#### 【図18】

実施の形態 2 に係る高位合成方法における初期非共有化アロケーション工程によって生成された初期高位合成情報に基づいてレイアウトされたデジタル回路を示す図

## 【図19】

実施の形態 2 に係る高位合成方法における資源レベルレイアウト工程によって 生成された資源レベルレイアウト情報を示す図

#### 【図20】

実施の形態 2 に係る高位合成方法における資源レベルレイアウト工程によって 生成された他の資源レベルレイアウト情報を示す図

# 【図21】

実施の形態2に係る高位合成方法における資源共有化アロケーション工程によって資源の割り当てを変更されたCDFGの各ノードを示す図

## 【図22】

実施の形態 2 に係る高位合成方法における資源共有化アロケーション工程によって生成された修正高位合成情報を示す図

## 【図23】

実施の形態 2 に係る高位合成方法における資源レベルレイアウト微修正工程に よってレイアウトを微修正されたデジタル回路を示す図

## 【図24】

実施の形態 2 に係る高位合成方法における同期方式クロック回路の合成容易性 の推定方法を説明するための図

## 【図25】

実施の形態3に係る高位合成方法を示すフローチャート

#### 【図26】

実施の形態3に係る高位合成方法における資源レベルレイアウト微修正工程に よってレイアウトを微修正されたデジタル回路を示す図

## 【図27】

実施の形態 4 に係る高位合成方法を示すフローチャート

#### 【図28】

従来の高位合成方法を示すフローチャート

#### 【符号の説明】

- S201 CDFG生成工程
- S202 スケジューリング工程
- S203 初期共有化アロケーション工程
- S204 資源レベルレイアウト工程
- S206 資源分割化アロケーション工程
- S207 資源レベルレイアウト微修正工程
- S1501 CDFG生成工程

ページ: 31/E

- S1502 スケジューリング工程
- S1506 資源共有化アロケーション工程
- S1507 資源レベルレイアウト微修正工程
- S2501 初期レイアウト影響係数設定工程

【書類名】

図面


【図1】

ハート・ウェア 動作記述及び設計制約 開始 S201\ CDFG生成工程 S202 \ スケジューリング工程 S203 \ 初期共有化アロケーション工程 S204 \ 資源レベルレイアウト工程 S205> 基準を満たしたか? Yes , No S206~ 資源分割化アロケーション工程 資源レベルレイアウト微修正工程 S207~ 終了


# 【図2】

```
FUNCTION (
 unsigned int in1,
 unsigned int in2,
 unsigned int in3,
 unsigned int in4,
 unsigned int in5,
 unsigned int in6,
 unsigned int select1,
 unsigned int select2,
 unsigned int *out
 unsigned int m1, m2, m3, m4;
 m1 = in1 + in2;
 if (select1 == 0) {
              m2 = in3 + in4;
 }
 else {
              m2 = in3 + in5;
 m3 = m1 + m2;
 if (select2 == 0) {
              m4 = m3 * in6;
} else {
              m4 = m3 * m2;
*out = m4;
```


【図3】



【図4】




【図5】



【図6】

		S1	S2	S3
	/reg1	m1	m3	m4
	/ reg2 ∖	m2		
701	add1	+1	+4	
~/	add2	+2		
Ĭ	add3	+3		
	molt1			*1
1	2-1MUX1	add2_reg2		
		add3_reg2		
	2-1MUX2	in1	reg1_add1	
1	2-1MUX3	in2	reg2_add1	
1	2 1841174			reg2_mux4
	2-1MUX4			in6
	2-1MUX5	add1_reg1	add1_reg1	mult1_r g1
				-

【図7】




【図8】

				,						<del></del>	
FSM	8	9	6	_	8	က	က	က	∞	8	
2- 1MUX5	-	4	9	5	3	2	5	5	9		
2- 1MUX4	5	4	8	2	5	5	4	4			
2- 1MUX3	9	2	2	က	2	4	2				
2- 1MUX2	8	3	1	4	3	5					
2- 1MUX1	3	3	4	3	2						
add3	5	က	2	3							
add2	3	2	9								
add1	L	4									
reg2	5										
reg1											
	reg1	reg2	add1	add2	add3	2-1MUX1	2-1MUX2	2-1MUX3	2-1MUX4	2-1MUX5	FSM

【図9】

R1	R2	R3	R4	R5	R6
9	6	6	4	6	2


# 【図10】




【図11】

	S1	S2	S3
reg1	m1	m3	
reg2	m2		
reg3			m4
add1	+1	+4	
add2	+2		
add3	+3		
mutl1			*1
2-1MUX1	add2_reg2		
2-1100/1	add3_reg2		
2-1MUX2	in1	reg1_add1	
2-1MUX3	in2	reg2_add1	
2-1MUX4			reg2_mux4
2 11/10/4			in6


【図12】




【図13】




【図14】



【図15】




【図16】



【図17】

		m1また	tm2 tm3, 	m4と共有可能
	S1	S2		
reg1	m1			
reg2	m2	/		
reg3		m3		
reg4			m4	
add1	+1			
add2	+2			
add3	+3			
add4		+4		
mutl1			*1	
2-1MUX1	add2_reg2			
Z-IMUX I	add3_reg2			
2-1MUX2			reg2_mux4	
2-IMUX2			in6	:

【図18】




【図19】

					<u>.</u>							
FSM	2	4	4	4	3	3	4	2	4	-	9	
2- 1MUX2	8	4	2	4	8	3	2	5	2	4		
2- 1MUX1	2	-	2	4	3	-	2	က	4			
mult1	7	3	2	-	9	5	4	2				
add4	9	4	2	-	9	4	3					
add3	2	2	_	က	က	_						
add2	က	2	2	4	-							
add1	1	2	9	6								
reg4	6	2	2									
reg3	2	-										
reg2	4											
regi												
	reg1	reg2	reg3	reg4	add1	add2	add3	add4	mult1	2-1MUX1	2-1MUX1	FSM



R1	R2	R3	R4	R5	R6
7	7	6	1	3	2


【図21】




【図22】

			m2とm3を /	共有化
	S1	S2	<b>S</b> 3	
reg1	m1			
reg3	Cm2	m3		
reg4			m4	
add1	+1			
add2	+2			
add3	+3			
add4		+4		
mutl1			*3_	
2-1MUX1	add2_reg2			
Z-INOXI	add3_reg2			
2_1MI IV2			reg2_mux4	
2-1MUX2			in6	


【図23】




【図24】




【図25】



【図26】




【図27】



【図28】

ハードウェア 動作記述及び設計制約





### 【要約】

【課題】 高位合成情報を生成するための時間を短縮することができる高位合成 方法を提供する。

【解決手段】 高位合成方法は、入力ファイルと制約ファイルとに基づいてCD F G を生成するCD F G 生成工程と、CD F G とデジタル回路の制約条件とに基づいてF S M を生成し、CD F G の各ノードをF S M の各状態に割り当ててスケジューリングするスケジューリング工程と、CD F G の各ノードに対して、デジタル回路を構成するための資源のレイアウトを示す資源レベルレイアウト情報に基づいて資源を割り当てて高位合成情報を生成するアロケーション工程と、高位合成情報を出力する出力工程とを包含する。

#### 【選択図】 図1

## 特願2002-307570

## 出願人履歴情報

識別番号

[000005821]

1990年 8月28日

1. 変更年月日

[変更理由] 新規登録

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社